AI 摘要
- 台積電已將微流道散熱納入研發藍圖。
- 微流道散熱可讓冷卻液更接近晶片熱源。
- 台積電預計 2029 年推出可整合 24 顆 HBM 的 CoWoS 版本。
台積電於 2026 年 9 月 1 日首度證實，已將新世代「微流道」（Microchannel）散熱技術納入研發藍圖，並朝與先進封裝整合的方向推進。這項布局因應 AI 運算能耗持續攀升，以及高密度晶片封裝所帶來的散熱限制。
台積電先進封裝研發處長陳燕銘於國際半導體展（SEMICON Taiwan 2026）開展前的「異質整合高峰論壇」出席活動中，釋出相關訊息。SEMICON Taiwan 2026 於 9 月 2 日起舉行。
微流道散熱讓冷卻液更接近熱源
微流道散熱與現有由封裝外部進行冷卻的方式不同，核心概念是在晶片或封裝結構內設置微型流體通道，讓冷卻液直接流經更接近熱源的位置，藉此吸收並移除熱量。
不過，這項技術也對晶片製造與封裝提出更高要求。由於必須在晶片或封裝結構中形成供冷卻液通過的通道，製程與結構設計稍有不慎，便可能造成高價晶片損壞或報廢。台積電目前已開始導入相關技術，並規劃與封裝架構共同開發。
AI 運算密度提升，供電與散熱同步承壓
陳燕銘指出，AI 運算效能每年成長五倍，AI 推理應用也帶動詞元（Token）數量倍增。除了持續推進電晶體微縮，晶片設計也必須透過異質整合提高運算密度。
當更多邏輯晶片、高頻寬記憶體（HBM）及光學元件整合至單一封裝內，系統的供電與散熱難度也會隨之增加。這使散熱不再只是封裝外部的系統問題，而成為晶片製造、封裝架構與系統設計需要共同處理的課題。
3DFabric 平台整合多項先進技術
陳燕銘表示，系統協同技術優化（STCO）對新一代 AI 系統的電源傳輸、散熱與冷卻至關重要。台積電 3DFabric 平台整合先進製程、SoIC 三維晶片堆疊、COUPE 矽光子及 CoWoS 先進封裝，目標是同步提升運算密度、HBM 存取速度與傳輸頻寬，並改善多晶片互連、供電及散熱效能。
在此架構下，微流道散熱被納入先進封裝共同開發方向，反映高效能運算系統的熱管理將進一步深入晶片與封裝內部。至於實際產品導入時程與商業化規模，來源未提供具體資訊。
CoWoS 封裝規模持續擴大
台積電也持續擴大 CoWoS 的封裝尺寸與整合能力。陳燕銘表示，台積電預計在 2029 年實現可整合 24 顆 HBM、面積大於 14 倍光罩尺寸的 CoWoS 版本。
此外，從 2024 年至 2029 年，單一 CoWoS 封裝可整合的 AI 運算電晶體數量將成長逾 48 倍，HBM 頻寬規模則增加 34 倍。隨著封裝內整合的運算與記憶體資源大幅增加，散熱技術也必須同步升級。
HBM4 基礎晶片採用 N12 製程
台積電同時持續強化 HBM 與矽光子技術。據陳燕銘說明，HBM4 基礎晶片採用 N12 製程，功耗可降低逾 45%，頻寬提高 2.5 倍；下一代產品則將進一步採用 N3 製程。
整體而言，台積電將微流道散熱納入研發藍圖，顯示 AI 晶片效能、先進封裝密度與熱管理技術正同步演進。微流道方案具備讓冷卻液接近熱源的特性，但其製程整合、可靠度與量產可行性仍是後續開發需要驗證的重點。
本文作者為李孟珊，由《經濟日報》授權轉載。
Reference Link : technews.tw
