AMD EPYC 9006 正式落地：Zen 6 架構解析，256 核心與 1.6TB/s 頻寬鎖定智慧體 AI

November 16, 2026

1

AI 摘要

AMD 發表基於 Zen 6／Zen 6c 架構的第六代 EPYC 9006（Venice），SP7 平台最高 256 核心 512 執行緒，記憶體頻寬最高 1.6TB/s。
官方數據顯示第六代 EPYC 每瓦可支撐的智慧體數量較前代高出 2.8 倍，搭配 UPP 統一供電可達 3.3 倍。
SP8 與 Venice-X、Verano 分別預計於 2027 年與 2027 年下半年推出，並同步公布 Helion 機架方案的規格與 2028、2030 年路線圖。

AMD 正式推出基於 Zen 6／Zen 6c 架構的第六代伺服器處理器 AMD EPYC 9006（代號 Venice），並公布完整的架構細節。這一代產品線的核心命題不再是單純堆疊運算量，而是回應智慧體 AI（Agentic AI）時代更複雜的算力分配問題：調度、編排、沙箱執行、工具呼叫與串流回應等環節高度依賴 CPU，推理則退居工作流中的一環。AMD 端出的解法是更高核心密度、更大記憶體頻寬、更高每瓦效率，以及從晶片延伸到機架與軟體的分層方案。

產品定位：從晶片供應商走向算力匹配者

AMD 目前以 EPYC CPU 與 Instinct GPU 為核心，向外延伸出 Pensando 專業網卡、Versal 自適應 SoC，以及消費端的 Ryzen AI、Radeon 等產品，軟體層則以 ROCm 軟體棧串接。官方引用的 IDC 預測指出，AI 需求將推動資料中心 CPU 市場規模從 2025 年的 260 億美元成長至 2030 年的 2,200 億美元，這也是 AMD EPYC 積極擴張的基本盤。AMD 同時點出當前 AI 基礎設施的五項痛點：電力供應、資料中心規模、持續攀升的算力需求、資本與營運支出限制，以及工作負載的多樣化。

第六代 EPYC 四條產品線與規格比較

Venice 家族並非單一型號，而是依場景切分成四條走向：追求極致運算密度的 SP7、強調成本與部署彈性的 SP8、鎖定 HPC 與 AI 預處理的 Venice-X，以及針對 AI 主機節點設計的 Verano。

型號與平台	核心數上限	記憶體與頻寬	關鍵特性	推出時程
AMD EPYC 9006 SP7（Venice）	256 核心 512 執行緒（Zen 6c）；Zen 6 最高 96 核心	16 通道 DDR5 8000MT/s RDIMM、MRDIMM 12.8GT/s，頻寬最高 1.6TB/s	PCIe 6.0 雙路最高 128 條、CXL 3.1、平台最大功耗 600W	已開始出貨
AMD EPYC 9006 SP8	8 至 128 核心	8 通道、2DPC，RDIMM 峰值 512GB/s、MRDIMM 峰值 819GB/s	128 條 PCIe 6.0、支援單路與雙路、符合 NEBS	2027 年
AMD EPYC 9006X SP7（Venice-X）	最高 96 核心	16 通道 DDR5 12800MT/s MRDIMM	3D V-Cache 使 L3 總量達 1152MB、5.15GHz 高頻	2027 年下半年
AMD EPYC 9006 LP（Verano）	最高 72 核心	LPDDR5x 8533MT/s，最高 24 通道	xGMI 提升至 112Gbps 優化 CPU 與 GPU 互連、5GHz 頻率	2027 年下半年

Zen 6 與 Zen 6c：密度與時脈的兩條路線

Zen 6 延續 Zen 5 世代開啟的雙架構策略：Zen 6 追求單核與高頻表現，Zen 6c 追求核心密度與能效。相較 Zen 5，Zen 6 的 CCX 核心數由 8 個增至 12 個，最高加速頻率由 5GHz 提升至 5.3GHz，單核 L3 維持 4MB，但因核心變多使 L3 總量從 32MB 增至 48MB，最大核心數由 64 核推升至 96 核。Zen 6c 的變化幅度更大：CCX 由 16 核倍增至 32 核，每核 L3 由 2MB 提升至 4MB，L3 總量從 32MB 躍升至 128MB，最高加速頻率由 3.7GHz 升至 4.1GHz，最大核心數從 192 核推進到 256 核。

微架構層面，Zen 6c 加大了運算快取、返回位址堆疊、浮點與整數排程器、載入／儲存佇列與重排序緩衝區，新增算子融合並降低分支誤預測延遲；整數排程採分散式設計，具備 96 個共享 ALU／AGU 與 48 個專用 ALU，L1D 快取為 48KB 12-way，L2 為 1MB 16-way。浮點管線支援完整的 AVX-512 FP16 運算而非僅做資料轉換，並新增 BMM 擴充指令集以加速矩陣位元遮罩操作，對二進位神經網路類任務有明顯助益；VNNI-INT8 管線則由 2 條增加到 4 條。

官方給出的效能對照顯示，在企業與雲端工作負載的 IPC 平均表現上，Zen 6c 較 Zen 5c 高出約 20%；AI 工作負載則高出約 31%。若以整機對比第五代 EPYC Turin，第六代 EPYC 9006 帶來 2 倍 SPECint 2026 整數效能、2.4 倍 SPECfp 2026 浮點效能、2.7 倍記憶體頻寬、1.4 倍 HPC 效能與 1.3 倍矩陣運算效能提升。

每瓦效能、供電管理與 MEXT 記憶體方案

2nm 製程的導入讓每瓦效能成為第六代 EPYC 的核心賣點，官方數據顯示每瓦可支撐的智慧體數量高出 2.8 倍；在 GPU 主機節點場景下，搭配統一供電（UPP）技術可讓每瓦智慧體數量進一步提升到 3.3 倍，使用 UPP 時每插槽智慧體數為未使用時的 1.2 倍。電源管理共有三項新機制：統一供電（UPP）讓 SoC 與記憶體共享功耗空間並按需調度；基於使用率的功耗縮放（UBPS）依負載高低調整功耗；頻率自適應頻譜技術（FAST）則讓單顆 SoC 同時具備兩套效能策略，優先使用體質最佳的核心。

成本面則由 AMD 收購的 MEXT 擔綱。其以 AI 驅動的預測記憶體技術建立分層架構，把冷資料從 DRAM 卸載到 NAND 快閃，對作業系統而言 NAND 宛如 DRAM。官方表示此方案可削減 20% 至 75% 的 DRAM 開銷、記憶體容量最高擴充 3 倍，並使每 DRAM-Dollar 的效能提升最高 3.5 倍，第六代 EPYC 與 MEXT 的軟硬組合整合比可達 12:1。

Helion 機架方案與客戶進展

與 Venice 一同登場的還有 Helion 機架級方案。液冷 Helion 機架在 48OU 規格最高支援 36,864 個 Zen 6 核心，44OU 規格最高 32,768 個核心，120KW 下可支撐超過 73,000 個智慧體；Helion Air 純 CPU 風冷機架最高支援 16,384 個 Zen 6c 核心（總功耗 400W）或 8,192 個 Zen 6 核心（總功耗 600W），60KW 下支援超過 32,000 個智慧體；Helion Air Inference 一體機則搭載 12,288 個 Zen 6 核心與 16 張 MI350P GPU，FP4 算力達 74 PFLOPS。戴爾科技、HPE、聯想等超過 10 家廠商已有 Helion 認證機架準備上市，路線圖則規劃 2028 年推出搭載第七代 EPYC Florence 的 Helion Gen 2、2030 年推出搭載第八代 EPYC Ravenna 的 Helion Gen 3。

客戶端方面，微軟 Azure 已公布三項 Venice 平台進展：提升 AI 推理、基於 MI455X v7 GPU 的 Helios 伺服器；面向晶片設計與技術計算、基於 Venice-X 的 HXv2；以及面向 AI 資料處理、智慧體 AI 與 HPC、基於 Venice 的 HDv2。AMD 也強調智慧體應用已成驅動 AI 基礎設施升級的頭號因素，推理與訓練比例來到 6:4。