AMD 全新 Ryzen 處理器登場 Zen 微架構詳解

基於全新 Zen 微架構、 AMD Ryzen 7 處理器強勢登場， CPU 內部設計完全推倒重來，大幅改良 Front-End 、運算單元及 Cache 架構，更加入 SMT 同步多線程技術，整體性能提升達 52% ，相較對手同級產品售價便宜一半。 HKEPC 編輯部針對 AMD Zen 微架構進行詳細剖析。
全新 AMD Zen 微架構

x86 架構處理器市場中，唯一能抗衡 INTEL 就只剩下 AMD 了， 曾經 AMD 給予過 INTEL 極大壓力， 1998 年憑著 K7 微架構 Athlon 處理器得到 DIY 玩家的喜愛，緊接於 2003 年搶先推出具備 64Bit 技術的 K8 微架構，憑著 Athlon 64 處理器出色的運算性能，力壓 INTEL Pentium 4 搶下逾 30% 市佔，聲勢一時無兩。
可惜好景不常， 2007 年 AMD K10 微架構計劃慘遭滑鐵盧， Phenom 處理器效能不彰且時脈難以提升，緊接 2011 年 AMD Bulldozer 微架構更是慘不忍睹，效能被 INTEL 處理器大幅拋離，功耗更高得離譜，使得 x86 處理器的市場份額大幅流失，市場佔有率跌至 1 成。

吸收慘痛教訓後， AMD 決定推倒重來研發新一代「 Zen 」微架構 ( 代號 Family 17H) ，採用「 Clean-Sheet 」設計不沿用舊有微架構再作改良，取消 CMT 叢集多線程技術，主要改進及全新設計包括︰

• 取消 Dual Core 共享設計
• 改用 SMT 同步多線程架構
• 4-Wide x86 Front-End
• 加入 μOps Cache 緩存
• 強化內核並行運算能力
• 支援更多擴展指令集
• 改用 Write-Back L1 Data Cache
• 改用 Inclusive L2 緩存設計
• 全新 CCX 模組 L3 緩存設計
• 大幅改良預測分支
• 全新 Clock Gating 設計

整體而言， AMD Zen 微架構相較上代 Excavator 微架構， IPC 性能提升平均達 ~ 52% ， 而且功耗表現更理想，整體性能已追上 INTEL Haswell 微架構，只有時脈提升能力與浮點處理表現有所不及。在市場戰略上， AMD Zen 處理器將以性價比及多核優勢作賣點，相同 CPU 核心數規格售價較 INTEL 便宜，相同價位下其 CPU 核心更多、性能更高，是近十年來 AMD 處理器首次追貼對手，有望打破 INTEL 市場壟斷局面。
全新的 Front End 引擎
全新的 AMD Zen 微架構，放棄舊有 Excavator 微架構的 Dual Core 模組設計，回復至每個 CPU Core 均擁有專屬的 Front-End 引擎，擁有 1 組耦預測分支單元，透過內部演算法預測將被執行的指令，並尋找下個直接及間接目標，提早填充至 Request Queue 單元，有助降低運算延遲並優化記憶體系統並行性能。
AMD 擴大了 Zen 微架構的 Branch Target Buffer 緩存，增設雙重預測分支能力，用作提升分支命中率， TLB 翻譯後備緩衝器的條目數量大幅提升，能儲存更多虛擬記憶體轉換成物理定址結果，降低預測分支單元的載入延遲。

所有最近執行過的 x86 指令，都會獲得一個 Micro-Tags 標記，解碼後的 μOps 指令會被放進 μOps Cache 緩存單元，當遇上頻繁使用的 x86 指令時，無需再經 Decoder 單元進行解碼，直接由 μOps Cache 緩存單元提取 μOps 指令，大幅提升 Front-End 引擎指令的吞吐量。
據 AMD 指出， Zen 微架構的 μOps Cache 緩存相當巨大，能夠儲存 2048 個 μOps 指令，而且命中率相當頻繁，為 Front-End 引擎提供更高的 x86 指令吞吐量。

指令解碼方面， Front-End 引擎建有 1 組 4-Wide x86 Decoder ，每個週期可處理 4 個 x86 指令，相較 Bulldozor 微架構的雙核心共享 1 組 Decoder ，以及 Streamroller 微架構改為雙核心、各帶 1 個 Decoder 但前端資源仍為共享， Zen 微架構在指令並行性能及預測分支能力上明顯提升。此外， AMD Zen 微架構加入 Fast Path 設計， Decoder 單元可以將某些 x86 操作指令，融合成 1 個 μOps 指令，例如 TEST/CMP 、 JL/JNGE 、 JGE/JNL 、 JLE/JNG 及 JG/JNLE ，令運算效率進一步提升。
經解碼或緩存命中的 μOps 指令，會被傳送至 μOps Queue 列隊單元等待分配， AMD Zen 微架構針對 Dispatch 調度單元作出強化，每週期可處理 6 個 μOps 指令調度，最高可同時處理 6 個 INT 整數或 4 個浮點 μOps 指令的調度組合。
AMD Zen 微架構全新的 Front-End 引擎設計，相較上代 Excavator 微架構有更強大的指令級並行處理能力，有利於 SMT 同步多線程架構，相較 INTEL 則只能處理 4 個整數或浮點 μOps 指令， AND Zen 微架構吞吐量方面更具優勢。在地址操作方面， AMD Zen 每個週期只能處理 2 個 AGU 指令， INTEL 則可處理 4 個 AGU 指令。

6-Wide INT 整數運算群

有別於 INTEL Core 微架構的 Unified Reservation Station 架構， AMD Zen 微架構分割出獨立的 INT 整數及 FP 浮點運算群，各自擁有專屬的流水線及執行端口，雖然電晶片數目及所需晶片面積增加，但卻擁有更佳的並行運算能力， SMT 同步多線程運算性能更佳。

Zen 微架構的 INT 整數運算群設計，整數運算流水線由上代 4 組增至 6 組 (4 個 ALQ + 2 個 AGQ) ，每個週期可處理 6 個整數 μOps 指令，每組流水線均設有獨立的 Instruction Scheduler 調度單元，能同時處理的 Schedule Queue 總數由上代 48 個增至 84 個。
上代 Excavator 微架構的真實性能，與理論峰值出現嚴重差距， Register File 暫存器與 Retire Queue 單元設計是限制因素之一， Zen 微架構將整數 Register File 暫存器數目由 64 個增至 168 個，令 Zen 微架構擁有更佳的亂序執行能力，避免 μOps 指令不必要地順序執行，從而提升處理器的指令層級並行運算性能。

針對 Retire Queue 單元， Zen 微架構將隊列數目由 128 個增至 192 個，並且每個週期退出指令速度由 4 個增至 8 個，令 Schedule Queue 較為空閒，退出的速度比調度更快，增強了指令排序操作能力。
INT 整數運算群共有 4 個 ALU 整數運算單元及 2 個 AGU 位址生成單元， ALU 單元支援功能大致對稱但非完全相同，當中 2 個 ALU 單元能在單一週期處理 2 個運算分支，其中 1 個 ALU 可處理 IMUL 有符號乘法，只有 1 個可執行 CRC 運算，只有 1 個可執行除法。
整數運算方面， AMD Zen 微架構擁有 4 個 ALU 單元，在數目追平了 INTEL Broadwell/Skylake 微架構，而且 ALU 單元功能大致對稱雖不是完全相同，但明顯功能限制相對 INTEL 較少， INTEL 微架構有不少整數運算需特定 ALU 單元處理器，就算其他單元閒置也無法協助，令 AMD Zen 微架構的整數運算性能，尤其是處理混合指令方面更勝 INTEL 。
4-Wide FP 浮點運算群
Zen 微架構的 FP 浮點運算群設計，每個週期可處理 4 個浮點 μOps 指令，設有 2 組 Instruction Scheduler 調度單元，其中 1 組不具備排序能力降低功耗需求，能同時處理的 Schedule Queue 總數由上代 60 個增至 96 個。
增設 LDCVT 單元連接 Load/Store 單元，能在 Backup Queue 中提取 μOps 指令，能省略再經 Scheduler Queue 提前分派調度。浮點 Register File 暫存器數目由 72 個擴大至 160 個，並可直接與整數暫存器進行交換資料，增加浮點亂序執行能力。
FP 浮點運算群設有 2 個 ADD 加法端口及 2 個 MUL 乘法端口，能夠組成 2 組 128bit FMAC 浮點單元，具備 2 個 AES 運算引擎用作加密 / 解密運算，每個週期可處理 2 個 128bit 浮點指令，支援 x87 、 MMX 、 SSE 、 AVX1/2 、 AES 及 SHA 運算。

雖然 AMD ZEN 微架構取消雙核模組共享設計，每個核心均擁有獨立的 FP 浮點運算群，令浮點運算資源及性能相較舊架構提升 1 倍以上，但性能上仍然落後 INTEL Core 微架構，每個週期僅可處理 1 組 256bit AVX 指令，面對 AVX2 指令更需佔用 2 個週期。
對比 Skylake/Kaby Lake 微架構，能在單一週期執行最高 3 個 256bit 浮點 μOps 指令，擁有 2 個 256bit AVX FMA 單元，單一週期可完成 2 個 256bit AVX 指令或 1 個 AVX2 指令，在浮點性能上是 Zen 微架構的兩倍。
優化指令集支援能力

AMD Zen 微架構大幅改良指令集相容能力，能支援所有 ISA 工業標準的擴展指令，包括 AVX 、 AVX2 、 BMI1 、 BMI2 、 AES 、 RDRAND 、 SMEP 等，同時亦追加了 ADX 多精度附加進位、 RDSEED 隨機亂數生成、 SMAP 管理員訪問防護、 SHA1/SHA256 安全散列運算、 CLFLUSHOPT 儲存邊界緩存清除及 XSAVEC/SAVES/XRSTORS 等存取擴展命令等。
同時新增了兩個 AMD 獨有的擴展指令，其中 CLZERO 用作清除緩存線用途， PTE Coalescing 可以將多個 4K page Tables 結合至 1 個 32K Page 之中。
雖然新增了不少擴展指令，但為了節省晶片面積及縮減電晶體數目， AMD Zen 微架重新審視對指令集的支援，刪去較不常用以及對性能影響較低的指令，包括 TBM 、 FMA4 、 XOP 、 LWP 等。
L1 緩存改用 Write-Back 設計

為提升處理器吞吐量， AMD Zen 微架構採用全新 Cache Subsystem 設計， L1 Instruction Cache 不再由兩個 CPU Core 之間共享，回復至每個 CPU 均擁有獨立 64KB 容量，同時關聯性由 2-Way 加倍至 4-Way ，令 AMD Zen 微架構的 L1 Instruction Cache 的命中率大幅提升。
相較上代 Excavator 微架構， L1 Data Cache 容量倍增至 32KB 、關聯性亦倍增至 8-Way ，寫入方式更由 Write-through 變成 Write-back ，令緩存資料無需即時進行同步寫入，直至暫存至一定數量後再整批寫回記憶體，實現更低的延遲值並減少不必要的閒置發生。
由於絕大部份運算流程中， L1 Data Cache 資料載入比例相較儲存更頻繁，全新 Zen 微架構採用非對稱存的 Load/Store 單元， Load Queue 單元支援 72 個 Out of Order 無序載入隊列，每個週期可處理 2 筆 16-Byte 資料讀取， Store Queue 單元則設有 44 個儲存隊列，每個週期可處理 1 筆 16-Byte 資料寫入，在有限資源下實現更高的緩存讀取頻寬。  

TLB 翻譯後備緩衝器的條目數量大幅提升，能儲存更多虛擬記憶體轉換成物理定址結果， L1 TLB 支援 64 個條目及支援所有頁面大小， L2 TLB 則支援 1,536 個條目但不支援 1G 頁面，能降低預測分支單元的載入延遲。
L1 Data Cache 每個週期可直接向 L2 Cache 傳取 32-Byte 資料，當資料寫回 L1 Data Cache 時，可按需要同時寫入 INT 整數或 FP 浮點的 Register File 暫存器，提升核心的並行處理能力。
L2 緩存轉用 Inclusive 架構
全新 Zen 微架構的 CPU Core 擁有 512KB 、 8-Way L2 Cache ，相較上代 L2 緩存頻寬提升達 5 倍，容量與關聯性亦較 INTEL Skylake 微架構的 L2 多出一倍， AMD 終於放棄由 K6 時代一直沿用的 Exclusive 緩存策略，改為與 INTEL 微架構相同的 Inclusive 設計，優化 Cache Subsystem 的緩存表現。

Cache 容量、關聯性越高， CPU 核心時脈越難提升，昔日 AMD 受限於制程技術及良率因素， L2 Cache 容量難以提升，因此一直沿用 Exclusive 緩存策略， L1 Cache 中的資料不會包含在 L2 Cache 中，騰出更多緩存空間來提升命中率，但現今處理器的 L2 Cache 容量已遠遠倍數於 L1 Cache ， Exclusive 緩存策略顯得不合時宜。
AMD Zen 微架構改用 Inclusive L2 緩存策略，當出現 L1 Miss 、 L2 Hit 時，只需將命中的 L2 Cache Line 複製至 L1 中，無需將 L2 Cache Line 與其中一組 L1 Cache Line 互換，如要淘汰其中一組 Cache Line 時，亦只需檢查 L2 即可無需再訪問 L1 ，實現更低的延遲值。
L3 Cache 與 CCX 模組設計
AMD Zen 微架構 L3 Cache 設計非常奇怪，採用 CCX (CPU Complex) 模組設計，由 4 個 CPU 核心組成的 16-way 8MB L3 Cache 緩存，但設計卻非真正的 LLC 架構，每個 CPU Core 各自擁有 1 組 L3 控制器及 2 個 1MB L3 Cache 區塊，讓 CCX 模組內的 CPU Core 互相存取。
採用 Low-Order Address Interleave 低層地址交錯設計，當 CPU Core 存取 CCX 模組內其他 L3 Cache 區塊，其存取延遲值大致相同，讀取本地 L3 Cache 區塊則具有較佳的延遲值。

以 AMD Ryzen 7 1800X 處理器為例，其時脈規格 3.6GHz Base 、 4GHz Boost ，當進入 P0 電源狀態後， Precision Boost 加速技術會被啟動，監測每個核心的溫度和負載調整時脈，當所有核心完全負載下，最高時脈可提升至 3.7GHz ，如果只有 2 顆核心或以下進入完全負載，最高時脈可提升至 4GHz ，並在 TDP 空間及核心溫度許可下，能短暫啟動 XFR 運作於 4.1GHz 。
Neural Net Prediction 技術
AMD Zen 微架構透過 SenseMI 智能感測系統，實現了更強大、更精細的神經網絡預測 (Neural Net Prediction) 技術，透過在 Front-End 引擎的 Hash Perceptron 散列感知單元，配合大量的邏輯路徑道閘，建立權重邏輯運算的人工智能分析，學習軟體代碼的行為模式預測下一步走向，能在下個提取動作之前提早執行，並且基於內部算法填充隊列，讓處理器流水線滿載工作提高執行效率。

採用傳感器在預測分支中，能夠追踪大量輸入狀態，然後對線程作出更準確判斷，為線程自動選擇最高效率的運算路徑，減少資源分配衝突，以確保核心擁有良好吞吐量及執行單元的最高使用率，避免線程出現等待造成運算延遲。
Smart Prefetch 技術
Smart Prefetch 智能預取與神經網絡預測原理相約，透過 Front-End 引擎的 Hash Perceptron 散列感知單元，配合大量的邏輯路徑道閘，建立權重邏輯運算的人工智能分析，檢測程序執行中的記憶體訪問走向，並預測未來的數據請求，從而提早載入存取中減少延遲。

全新 AMD RyZen 7 1800X 處理器

AMD 新一代 Zen 微架構處理器被命名為「 Ryzen 」家族，取代舊有「 FX 」品牌，率先登場是針對高階 Desktop PC 市場、代號「 Simmit Ridge 」的 8 核心 Ryzen 7 系列，包括 Ryzen 7 1700 、 Ryzen 7 1700X 及 Ryzen 7 1800X 三款型號，採用 14nm CMOS 制程、由 GlobalFoundries 代工，晶片尺寸約 192mm² 、內含 48 億個電晶體，官方定價分別為 US$329 、 US$399 及 US$499 美元。

AMD Ryzen 7 1000 Family

Model

Process

Codename

Core/ Threads

L2

L3

Base Clock

Boost Clock

TDP

SMT

AMD-V

Full XFR

Price

Ryzen 7 1700

14nm

Summit Ridge

8/16

4MB

16MB

3.0GHz

3.7GHz

65W

✔

✔

✘

US$329

Ryzen 7 1700X

14nm

Summit Ridge

8/16

4MB

16MB

3.4GHz

3.8GHz

95W

✔

✔

✔

US$399

Ryzen 7 1800X

14nm

Summit Ridge

8/16

4MB

16MB

3.6GHz

4.0GHz

95W

✔

✔

✔

US$499

與 Ryzen 1700 及 Ryzen 1700X 型號的差異，在於時脈、 TDP 規格及 Full XFR 擴展時脈空間，其中只有 X 版本才支援 Full XFR 擴展時脈功能，一般型號的 XFR Boost 只有 50MHz ， X 版本則為 100MHz ，加上沒有鎖上處理器倍頻，讓進階玩家可以完全發揮其超頻潛能。
Ryzen 家族的命名法則
AMD Ryzen 處理器採用全新命名法則，統一按市場定位分為「 Ryzen 3 」入門級系列、「 Ryzen 5 」代表中階系列、「 Ryzen 7 」高階及旗艦級系列，再加入 4 位數字型號及英文字符作產品類別。
緊接的 4 位數字型號， 1^st數字代表處理器微架構世代，現有 Zen 微架構產品稱為 1000 系列； 2^nd數字代表該系列的效能等級， 1800 代表該系列中的頂級型號， 3^rd與 4^th數字預留作功能升級區分新舊產品，最後的英文字符是產品類別分層，讓用家得悉處理器的用途和特性。

Socket AM4 接口

AMD Ryzen 7 處理器採用全新 Socket AM4 封裝，雖然尺寸保持 40mm x 40mm ，但針腳數量增至 1,331 個，無法相容舊有 AMD 主機板平台，同時散熱器扣具設計亦有所改變，不能完全相容舊有 AM2 至 AM3+ 時代的散熱器，使用背板的散熱器需更新扣具才能支援 Socket AM4 平台。

 此外， Socket AM4 將會統一 AMD 不同平台的接口規格，原定針對 APU 處理器的 Socket FM3 已被取消，低中高階 Desktop 平台不論內建 IGP 與否均會使用 Socket AM4 接口。

支援 Dual-Channel DDR4 記憶體

AMD Ryzen 7 處理器內建 DDR4 記憶體控制器，支援 Dual Channel 雙通道記憶體技術、 2 DIMM per Channel 配置，可配置 un-buffered 、 non-ECC 及 ECC 記憶體模組，支援 ECC 偵錯技術，系統記憶體最大容量為 64GB ，要留意 AMD Ryzen 7 對記憶體速度的相容性有較高要求。
記憶體速度方面，最高可支援 DDR4-2666 記憶體速度，並支援非官方 DDR4-2933 及 DDR4-3200 超頻模式，不過 Ryzen 7 處理器的記憶體控制器相容性欠理想，只有採用 2 組 Single Rank(1Rx4/1Rx8) DDR4 記憶體模組，才能達至 DDR4-2666+ ，而且對記憶體顆粒體質相對嚴格。
如果使用 2 組 Dual Rank (2Rx4/2Rx8) DDR4 記憶體模組，記憶體速度最高僅支援 DDR4-2400 ~ DDR4-2666 水平，插滿 4 組單面 DDR4 記憶體模組，記憶體最高只能支援 DDR4-2133 ~ DDR4-2400 水平。更可怕的是，當使用 4 組 Dual Rank 或是混插 Single/Dual Rank 的 DDR4 記憶體模組，記憶體速度會進一步下降至 DDR4-1866 ~ 2133 水平。
AMD Ryzen Memory Speed Support

A1 DIMM	A2 DIMM	B1 DIMM	B2 DIMM	Memory Clock
–	SR	–	–	DDR4 2667+
–	DR	–	–	DDR4 2667+
–	SR	–	SR	DDR4 2667+
–	DR	–	DR	DDR4 2400-2667
SR	SR	SR	SR	DDR4 2133-2400
SR/DR	DR	SR/DR	DR	DDR4 1866-2133

* SR = Single Rank (1Rx4 / 1Rx8) , DR = Dual Rank (2Rx4 / 2Rx8)

值得注意的是，不要誤以為單 / 雙面記憶體就是 Single Rank/Dual Rank ，這個方法在大部分的情況下可以適用，但並非絕對準確。事實上，單面記憶體模組使用堆疊的顆粒，雖然外觀上看起來像 1Rx8 ，但實際運作上有可能是 2Rx8 配置。因此，玩家們準備組裝 AMD Ryzen 平台，務必問清楚顆粒規格，免得買到不適合的記憶體模組。

Full SoC 系統架構

 PCIe Lanes 方面， AMD Ryzen 7 處理器擁有 24 個 PCIe 3.0 Lanes ，當中 4 個 PCIe Lanes 用作連接系統晶片，相較上代平台採用 PCIe 2.0 傳輸協定，頻寬由上代 2GB/s 提升至 3.84GB/s ，解決上代因頻寬不足造成性能瓶頸的窘境。

預留 16 個 PCIe 3.0 Lanes 用作連接 GPU 用途，可組成 1 組 PCIe x1 繪圖接口，如配搭 X300 或 X370 系統晶片則可組成 2 組 PCIe x8 雙繪圖接口，支援 AMD 3-WayCrossFireX 及 NVIDIA 2-Way SLI 繪圖卡協同加速技術。

此外， Ryzen 7 處理器預留 4 個 PCIe Lanes 專門用作 NVMe M.2 x4 SSD 介面，其最高頻寬可達 32Gbps ，其中 2 個 PCIe Lanes 控制器同時具備 SATA 6Gbps Host 功能，為該組 M.2 介面提供 SATA M.2 SSD 支援外，亦可分拆出 2 個 SATA 6Gbps 連接埠與 1 組 NVMe M.2 x2 SSD 介面。
有趣的是， AMD Ryzen 7 處理器同時亦內建了 4 個 USB 3.1 Gen 1 連接埠，理論上已具備完整的 SoC 系統架構，無需額外使用系統晶片亦能正常運作。
全新 AMD 300 系列晶片組

 為配合 Ryzen 處理器家族， AMD 推出全新 300 系列晶片組家族、合共 6 款型號，包括針對主流 Form Factor 平台的 A320 、 B350 及 X370 系統晶片，與針對 Small Form-Factor 平台的 A300 、 B300 及 X300 系統晶片，採用 55nm 制程、交由 ASMedia 代工設計。

不同晶片除了在擴充介面數目上存在差異，同時在繪圖卡支援及超頻功能上亦有分別，只有 X370 、 X300 與 B350 系統晶片可支援 Full XFR 時脈擴展功能，提供 CPU 不鎖倍頻功能。此外，亦只有 X370 與 X300 提供雙 x8 PCIe 繪圖接口配置，能達成 NVIDIA 2-way SLI 及 AMD 3-Way CrossFireX 繪圖卡協同加速。

 AMD 300 Series Chipset Family

Chipset	Segment	USB 3.1 (G2+ G1)	USB 2.0	SATA	SATAe	PCIe Lanes	RAID	Dual GFX	OC Support
A300/B300	Small Form Factor	–	–	–	–	–	–	✘	✘
X300	Small Form Factor	–	–	–	–	–	–	✔	✔
A320	Entry-level	1+2	6	2	2	x4	0,1,10	✘	✘
B350	Mainstream	2+2	6	2	2	x6	0,1,10	✘	✔
X370	Enthusiast	2+6	6	4	2	x8	0,1,10	✔	✔

X300 、 B300 與 A300 系統晶片是針對 Mini-ITX 主機板平台，晶片較細節省需佔用的 PCB 空間，沒提供額外的 PCIe 、 USB 及 SATA 擴充 I/O ，僅提供基本的系統管理功能。
Source : http://www.hkepc.com/14893