美國加州大學爾灣分校（UC Irvine）Samueli 工程學院納米通訊集成電路實驗室（NCIC Labs）的電機工程團隊，研發出一款工作於 140GHz 頻段的無線收發器晶片。研究結果於 2026 年 1 月發表在《IEEE Journal of Solid-State Circuits》，晶片最高資料傳輸速度達 120Gbps，研究團隊認為其效能已接近光纖網絡。
這項研究由 NCIC Labs 總監 Payam Heydari 帶領，團隊將相關技術稱為「無線光纖跳線」，目標是在不使用實體線纜的情況下，提供光纖等級的高速短距離連接。研究團隊表示，這套架構可作為 6G 及 FutureG 通訊協定的潛在技術基礎。
140GHz 頻段達 120Gbps 傳輸速度
根據研究資料，這款晶片在 140GHz 頻段實現 120Gbps 傳輸速度，理論速度約為 Wi-Fi 7 30Gbps 上限的 4 倍，亦約為 5G mmWave 5Gbps 的 24 倍。以此速度計算，系統具備同時傳輸多部 4K 影片的能力，但實際應用效能仍會受到傳輸距離、天線設計、頻譜規管及環境干擾等因素影響。
Heydari 表示，研究團隊希望透過這項技術，讓無線連接在特定場景具備媲美光纖的傳輸能力，同時避免部署實體線纜所需的佈線工程。
捨棄 DAC，將部分訊號處理移至射頻及類比域
傳統高速無線晶片通常依賴數碼類比轉換器（DAC）及類比數碼轉換器（ADC）處理訊號。當資料率持續提高，轉換器的速度、功耗及電路複雜度會同步增加，成為高速無線系統的主要瓶頸。
研究團隊自 2020 年開始構思新的電路架構，最終提出以 bits-to-antenna 為核心的設計。論文第一作者、現任職於 Marvell Technology 的前 UC Irvine 博士研究員王梓松表示，新發射器完全移除 DAC，改由 3 個同步子發射器直接在射頻域建立訊號，並採用射頻域 64QAM 調變技術。
接收器則由現任職於 Qualcomm 的前博士研究員 Youssef Hassan 主導開發，採用「階層式類比解調」技術。系統先在類比域逐層分解複雜訊號，再進行數碼化處理，以減少高速數碼電路的負載及功耗。
22納米製程，整體功耗 230 毫瓦
這款晶片以 22 納米完全耗盡絕緣層上矽（fully depleted silicon-on-insulator，FD-SOI）製程製造，整體功耗為 230 毫瓦。研究團隊表示，這項能效表現令相關架構具備應用於流動裝置的可能性。
Heydari 指出，團隊重新劃分數碼與類比電路的工作界線，將部分複雜運算移至類比域處理，藉此避開數碼域在超高速運作時的高功耗問題。研究團隊認為，這項設計有助突破傳統高速晶片在接近 100Gbps 時面對的功耗與散熱限制。
| 項目 | 研究資料 |
|---|---|
| 工作頻段 | 140GHz |
| 最高資料率 | 120Gbps |
| 製程 | 22納米 FD-SOI |
| 整體功耗 | 230毫瓦 |
| 調變技術 | 射頻域 64QAM |
| 研究發表時間 | 2026年1月 |
瞄準資料中心及 6G 應用
100GHz 以上頻譜目前被美國聯邦通訊委員會（FCC）及 6G 標準組織視為下一階段的研究與應用領域。若相關頻段及配套標準逐步成熟，這款晶片所採用的架構可望應用於資料中心內部的高速無線連接，例如伺服器機架之間的資料傳輸。
在部分資料中心環境，無線鏈路可能減少長距離銅線佈線需求，並有機會降低硬件部署、冷卻及電力管理的複雜度。不過，實際取代有線連接仍須考慮鏈路穩定性、遮擋、天線對準、傳輸距離、資安及頻譜使用規範，研究成果本身並不代表已能直接取代所有光纖或銅線網絡。
研究團隊亦列出智能城市、自動化製造、自動駕駛系統及 AI 邊緣運算等潛在應用。這些場景通常需要低延遲及高頻寬連接，但能否落地仍取決於系統整合、封裝、天線模組、散熱、可靠性及量產測試等後續工程。
標準製程有利量產，但商用化仍待驗證
Heydari 表示，晶片採用標準半導體製程製造，bits-to-antenna 架構亦有助降低量產成本，為大規模部署提供條件。這項研究獲得美國國防部微電子共享計劃（Microelectronics Commons program）資助。
目前公開資料主要集中於晶片架構、傳輸速度及功耗表現，尚未提供商用產品推出時間、實際傳輸距離、封裝方案或大規模部署測試結果。因此，120Gbps 應理解為研究晶片在特定測試條件下達成的最高資料率，後續仍需透過完整系統及實際環境測試，評估其距離、可靠性與商業化可行性。
Reference Link : unwire.hk
