PCI Express（PCIe）自2003年推出以來，持續擔任伺服器核心I/O架構。CPU透過PCIe與GPU、網路卡、SSD及其他周邊裝置交換資料，許多其他I/O介面也直接或間接建立在PCIe連接之上。隨著處理器、加速器與儲存裝置效能提升，PCIe規格亦持續提高傳輸頻寬，以因應伺服器、資料中心與AI運算平臺的資料傳輸需求。
目前市場主流仍以PCIe 4.0與PCIe 5.0為主，兩者分別在2017年與2019年發布。然而，2025年下半年出現幾項重要進展：PCIe 6.0首批完整周邊產品開始上市，PCI-SIG也完成PCIe 7.0最終規格，並對PCIe 8.0發布早期規格草案與技術目標。
PCIe 6.0歷經三年多後進入產品化階段
相較於先前世代，PCIe 6.0的產品化時程較長。PCIe 4.0與PCIe 5.0在規格發布後約1至2年內，即有採用新介面的SSD與其他周邊產品問世；PCIe 6.0則在2022年初發布規格後，長時間主要停留在開發測試設備、交換器晶片與中介片（Interposer）等元件層級。
這項情況在2025年中開始改變。2025年5月底的Computex期間，多家SSD業者表示已在開發與測試PCIe 6.0 SSD。有騰科技（UTRAN）亦展示PCIe 6.0開發測試設備，系統由主機端介面卡與外接擴充機箱組成，提供外接PCIe 6.0 x16埠，供PCIe裝置測試使用。
測試設備的出現反映PCIe 6.0相關產品已有較明確的驗證需求，也成為完整周邊裝置即將推出的早期訊號。約兩個月後，美光（Micron）推出9650系列SSD，成為首批採用PCIe 6.0介面的SSD產品之一。
SSD與網路卡率先採用PCIe 6.0
相較於美光前一代採用PCIe 5.0介面的9550系列，9650系列透過PCIe 6.0的頻寬提升，將最高循序讀取速度由14GB/s提高至28GB/s。這項變化顯示，新介面可減少高速儲存裝置與主機處理器之間的I/O瓶頸，但實際效益仍取決於伺服器平臺、儲存控制器、工作負載及軟體堆疊。
Nvidia也在2025年下半年陸續發布採用PCIe 6.0介面的新一代網路與資料處理產品，包括ConnectX-8、ConnectX-9及BlueField-4。相較於基於PCIe 5.0的ConnectX-7與BlueField-3，新產品可將400Gb與800Gb傳輸通道帶入GPU運算平臺，目標是支援AI叢集與高效能運算環境日益增加的節點間資料交換需求。
| 產品類型 | 產品 | PCIe世代 | 已知重點 |
|---|---|---|---|
| 企業級SSD | Micron 9650系列 | PCIe 6.0 | 最高循序讀取速度28GB/s |
| 網路卡 | Nvidia ConnectX-8、ConnectX-9 | PCIe 6.0 | 支援400Gb與800Gb傳輸通道應用 |
| DPU | Nvidia BlueField-4 | PCIe 6.0 | 面向GPU運算平臺與資料中心I/O需求 |
不過，PCIe 6.0生態系統要形成較完整的部署條件，仍有賴伺服器處理器平臺原生支援。相關發展預期將取決於Intel Diamond Rapids與AMD Venice平臺能否依規畫於2026年推出。
PCIe 7.0最終規格於2025年6月完成
在PCIe 6.0剛進入產品化之際，負責規格制定的PCI-SIG已推進PCIe 7.0與PCIe 8.0工作。為避免PCIe 3.0時期的規格停滯，PCI-SIG自PCIe 4.0起採取約每3年更新一代規格的策略：PCIe 6.0於2022年推出，PCIe 7.0規畫於2025年完成，PCIe 8.0則預定於2028年完成。
PCIe 7.0的草案推進歷程包括2023年6月的0.3版、2024年4月的0.5版，以及2025年1月與3月先後發布的0.7版與0.9版。PCI-SIG最終於2025年6月發布PCIe 7.0最終規格。
- 採用自PCIe 6.0開始使用的PAM4訊號編碼技術。
- 原始位元速率達128 GT/s，為PCIe 6.0的兩倍。
- x16通道可提供512GB/s雙向傳輸速率。
- 目標是在更高傳輸速率下維持通道參數、傳輸距離、可靠性與低延遲要求。
- 維持與前幾代PCIe的相容性，並改善功耗效率。
PCI-SIG預定於2027年推出PCIe 7.0標準合規性驗證計畫。依此時程，支援PCIe 7.0的產品預期將在合規性驗證安排之後陸續出現，但具體商用產品時程仍取決於晶片、主機板、連接器與周邊供應鏈的發展。
PCIe 8.0瞄準1TB/s雙向傳輸
PCIe 8.0方面，PCI-SIG於2025年8月公布規格展望，並在9月中旬向會員發布0.3版規格草案，目標於2028年完成正式規格。
- 原始位元傳輸速率預計達256 GT/s，為PCIe 7.0的兩倍。
- x16通道目標為1TB/s雙向傳輸速率。
- 將評估新的連接器技術。
- 透過前向錯誤更正（FEC）支援低延遲目標。
- 維持可靠性及向前幾代PCIe相容。
- 透過協定增強提高可用頻寬，並強調低功耗技術。
PAM4與FEC成為高速PCIe關鍵技術
PCIe 7.0與PCIe 8.0基本上延續PCIe 6.0所建立的技術架構，與PCIe 5.0及更早世代存在明顯差異。最主要變化是以PAM4取代過去使用的NRZ訊號編碼；PAM4可在相同頻率下承載兩倍資料，但其錯誤率特性也較具挑戰，因此需要配合前向錯誤更正技術，以維持資料完整性。
此外，新世代PCIe採用固定大小的流量控制單元（Flow Control Unit），取代較早PCIe世代使用的可變大小交易層封包（Transaction Layer Packet，TLP）。此設計目標是在極高速傳輸條件下，提升資料傳送的可靠性與管理效率。
從產品成熟度觀察，PCIe 6.0仍處於初期部署階段，現有產品集中於高階企業級SSD、網路卡與DPU等需要大量資料交換的領域。PCIe 7.0與PCIe 8.0雖已進入規格制定或早期草案階段，但其實際導入速度仍將受到伺服器處理器支援、實體通道設計、訊號完整性、散熱、功耗與整體系統成本等因素影響。
