AMD 在 2020 年第二季度財報中再次確認，Zen 3 處理器與 RDNA 2 顯示卡將於當年推出；公司同時透露，採用 5nm 製程的 Zen 4 處理器已在實驗室進行測試，現階段進展「看起來不錯」，並預計按照原定時程於 2021 年發布。
最新消息來自 Twitter 帳號 @BitsAndChipsEng，內容指 AMD 正測試一款面積約 80mm² 的 5nm Zen 4 晶片。由於相關資訊尚未獲 AMD 正式確認，因此目前仍應視為傳聞，但若消息屬實，將可能為 Zen 4 架構帶來更高的核心密度。
5nm CCD 面積或增至約 80mm²
據傳中的晶片面積約為 80mm²，較 Zen 2 採用的約 74mm² Die Size 增加約 10%。按照相關推算，這樣的面積可能容納 12 個甚至 16 個 CPU 核心，讓 AMD 能夠透過多個 CCD 組合，打造最高達 128 核心的 EPYC 伺服器處理器。
不過，Die Size 增加並不代表所有面積都能直接用於增加 CPU 核心。Zen 4 晶片仍需要配置快取及其他相關電路，實際核心數量、快取容量與晶片布局，仍取決於 AMD 的設計選擇及製程表現。
Genoa 預計採用 Zen 4 與 TSMC 5nm
AMD 已公布的產品規劃顯示，第四代 EPYC 伺服器處理器「Genoa」確定於 2021 年亮相，並將採用 TSMC 5nm 製程與 Zen 4 架構。此前市場消息曾指稱，TSMC 5nm 製程相較現有 7nm 製程可帶來約 80% 的電晶體密度提升，整體效能則可能提升約 15%。這些數字屬於先前流傳的製程資訊，並非此次傳聞中 AMD 對 Zen 4 產品的正式規格。
若 80mm² 的 5nm 晶片確實是 Zen 4 CCD，其較大的面積可能有助於 AMD 增加單一 CCD 的核心數量。以多晶片模組設計整合後，伺服器版本理論上可能達到 128 核心；桌上型版本則有傳聞指最高可提升至 32 核心。
核心數與快取配置仍存在限制
部分 Reddit 網友分析指出，Zen 4 處理器需要搭配 I/O 核心，因此單純以 Die Size 推算可容納的核心數量，可能會高估實際結果。若要在單一晶片中放入 16 個核心，AMD 可能需要縮減 L3 Cache 等部分配置；若要在不大幅犧牲快取容量的情況下達成 16 核心，甚至可能要等到 3nm 製程才較有機會實現。
因此，目前「12 核心或 16 核心 CCD」以及「最高 128 核心 EPYC」都只能視為根據傳聞作出的推測，尚不能當作 Zen 4 或 Genoa 的最終規格。AMD 預計在 2021 年公布更多產品資訊後，才能確認核心數、快取配置及實際製程效能。
Reference Link : hkepc.com
