英特爾（Intel）代工部門與電子設計自動化（EDA）業者 Cadence 於 7 月 27 日宣布，Cadence 旗下 AI 驅動的數位與客製化參考流程、工具及解決方案，已正式通過 Intel 18A-P 與 Intel 14A 製程認證。這項進展代表雙方進一步整合先進製程與 EDA 生態系，協助晶片設計團隊導入英特爾最新製程節點。
此次認證建立在英特爾最新製程設計套件（PDK）之上，並延續雙方先前針對 Intel 18A 與 18A-P 擴充設計 IP，以及鎖定 Intel 14A 展開的多年設計技術協同最佳化（DTCO）合作。
完整 AI 驅動 EDA 工具鏈通過認證
Cadence 表示，獲得認證的流程涵蓋完整 AI 驅動實作、驗證與簽核工具鏈，範圍包括邏輯合成、布局與繞線、時序及功耗簽核、實體驗證、可靠度驗證，以及類比與客製化設計等環節。
相關流程已針對 Intel 18A-P 與 Intel 14A 的 PDK 進行調校，目標是讓晶片設計團隊能以更接近量產的方式導入英特爾先進製程，並透過共同驗證改善設計的可製造性、可靠度與良率表現。不過，來源內容並未公布實際採用客戶、量產時程或良率數據。
支援 EMIB 與 EMIB-T 的多晶片設計
除了製程認證之外，英特爾與 Cadence 也同步公布共同開發的先進封裝參考設計流程，支援英特爾嵌入式多晶片互連橋接技術 EMIB 與 EMIB-T。
這套流程可減少設計資料轉換步驟，支援多晶片架構的並行設計，並在設計早期進行熱效應、訊號完整性與電源完整性分析。對採用多晶粒或複雜異質整合架構的產品而言，這類早期分析有助於降低後續整合階段的設計風險與門檻。
瞄準 AI、HPC 與行動 SoC
英特爾與 Cadence 將這套經認證工具鏈定位為協助客戶更快部署人工智慧、高效能運算（HPC）與行動 SoC 產品的設計基礎。
雙方指出，已在 Intel 18A 製程上完成介面與記憶體 IP 的矽驗證，顯示相關 IP 與製程之間的相容性已取得實際驗證。至於採用 RibbonFET 2 與 PowerDirect 技術的 Intel 14A，則被視為下一階段的重點製程。
根據雙方說法，Intel 14A 預期可在相同功耗下提供更佳效能，應用目標包括雲端 AI 加速器、邊緣運算與高階行動裝置。不過，來源未提供具體效能提升幅度、功耗數據或正式產品上市時間，因此相關優勢仍須待後續實際產品與量產結果驗證。
先進製程生態系競爭持續升溫
對英特爾而言，將製程、PDK、EDA 工具鏈與先進封裝流程整合，是其推動代工業務與吸引外部客戶的重要環節。Cadence 的完整工具鏈取得 Intel 18A-P 與 Intel 14A 認證，則可讓採用 Cadence 設計環境的客戶降低轉換流程與重新驗證的成本。
整體而言，此次合作擴大了英特爾先進製程可使用的設計工具與 IP 支援範圍，也反映半導體業者正透過製程、EDA 與先進封裝的協同開發，加速 AI 與高效能運算晶片的設計導入。然而，這項認證本身並不等同於大規模量產或客戶產品已經上市，後續仍須觀察 Intel 14A 與 18A-P 的量產進度、客戶採用情況及實際商業成果。
