AI 摘要
- 長鑫存儲計畫在 2026 年底前供應採用 4F² 垂直電晶體架構的伺服器記憶體。
- 4F² 架構較現有 6F² 理論單元面積縮減約 33%，有助於提高晶片密度。
中國記憶體大廠長鑫存儲（CXMT）正式對外揭露新一代伺服器記憶體佈局，預計將在 2026 年底前開始供應全新的 CXMT 4F² DDR5 RDIMM 產品。此款記憶體鎖定高運算需求的資料中心與伺服器市場，核心技術亮點在於捨棄當前主流的 6F² 設計，全面導入創新的 4F² 垂直電晶體記憶體單元架構，期望藉由顯著縮減單元面積來大幅提升晶片整合密度與容量極限。
採用 4F² 垂直電晶體架構，突破平面微縮物理限制
隨著製程持續推進，傳統 DRAM 微縮逐漸面臨短通道效應、漏電流嚴重以及製程複雜度急劇升高的挑戰。CXMT 4F² DDR5 RDIMM 所採用的 4F² 架構，改以垂直電晶體結構取代既有的平面配置，大幅強化閘極控制能力，並將理論記憶體單元面積縮減約 33%。這項設計能有效提升每片晶圓的有效面積利用率，為未來單顆 DRAM 晶片容量的大幅提升奠定基礎。
結合混合鍵合技術，已布局逾 300 項專利
除了記憶體單元結構的革新，長鑫存儲亦導入了混合鍵合（Hybrid Bonding）技術。該技術允許工程團隊分別將 DRAM 陣列與 CMOS 邏輯電路進行各自的製程最佳化，再透過高密度互連架構將兩者整合，突破傳統單晶片製造過程中的設計折衝。目前長鑫存儲已就 4F² 相關技術在全球布局超過 300 項專利。
4F² 架構與 6F² DRAM 架構規格對比
| 架構類型 | 電晶體結構 | 理論記憶體單元面積 | 閘極控制與微縮優勢 | 技術整合特點 |
|---|---|---|---|---|
| 傳統 6F² 架構 | 平面配置電晶體 | 基準面積（6F²） | 隨製程微縮容易出現短通道效應與漏電流 | 常規單晶片製程製造 |
| 新一代 4F² 架構 | 垂直電晶體設計 | 理論縮減約 33%（4F²） | 具備更佳的閘極控制能力，降低單元佔用面積 | 搭配混合鍵合（Hybrid Bonding）高密度互連 |
市場定位與推出時程
長鑫存儲計畫於 2026 年底前向伺服器與資料中心客戶開始供應 CXMT 4F² DDR5 RDIMM。雖然長鑫存儲已在 2026 年 9 月宣布第五代 G5 DRAM 製程（Active Area Half Pitch 達 11.95nm）投入量產，但 4F² 垂直電晶體屬於獨立的架構演進路線。目前包含 Samsung、SK hynix 與 Micron 等國際晶片巨頭亦在研發 4F² 與 3D DRAM 架構，CXMT 能否憑藉首批供貨搶得先機，仍需視後續良率表現、成本控制、散熱功耗及各大伺服器平台的驗證進度而定。
Reference Link : news.xfastest.com
