AI 摘要
- Jeff Dean 認為 AI 自動化可縮減晶片設計週期並減少人力成本。
- 專用晶片能提升運算效率，但傳統流程面臨規格過時的風險。
- 台積電提醒先進研發缺乏數據，AI 仍無法突破底層物理極限。
Google DeepMind 前首席科學家 Jeff Dean 近日在公開演講中指出，人工智慧（AI）有助於晶片研發人員突破傳統研發時程的限制，並加速催生符合現代運算需求的客製化專用晶片。他強調，隨著現代運算環境的快速演進，少數幾項特定的運算工作負載已占據全球絕大多數的計算資源，這顯示產業對專用硬體的需求正日益攀升。
客製化晶片的週期風險與自動化解方
Jeff Dean 表示，專用晶片雖然能帶來更高的運算效率，但傳統開發流程往往伴隨著巨大風險。一旦晶片規格定案，後續便無法輕易因應未來的演算法變革。開發團隊若耗時兩年精心打造一款硬體，在產品正式產出時，該架構可能已無法完全符合當時最新的運算需求。
傳統的晶片設計流程通常由第一組工程團隊研究高階架構規格，再將其轉譯為暫存器傳輸層級（RTL）等低階規格。由於此轉譯流程主要仰賴人工完成，往往需要另一組工程師耗費大量時間驗證與排錯。Dean 指出，解決此困境的關鍵在於硬體設計自動化，透過結合強化學習等技術建立高度自動化的探索迴圈，加快整體電子設計自動化（EDA）流程的速度。
開發規模劇變：百人團隊縮減至十人
針對自動化對產業帶來的潛在改變，Jeff Dean 提出了一項具體對比。若導入具備高搜尋速度的 AI 自動化迴圈，晶片設計團隊的規模與耗時將可能大幅縮減：
- 傳統模式：約需投入 150 名工程師，開發時程長達 2 年。
- 自動化模式：僅需約 10 名人員，開發時程可壓縮至 3 個月。
Dean 認為，若設計週期能顯著縮短，企業便不需要為兩到六年後的硬體需求押上沉重賭注，而是能靈活針對三至六個月後、甚至涵蓋未來四年的即時需求打造專用硬體，進而推動市場上湧現更多樣化的專用晶片。
學術爭議脈絡與半導體製造端看法
Jeff Dean 過去任職於 Google 期間，曾作為共同作者在科學期刊《自然》（Nature）發表論文，主張運用深度強化學習於晶片平面規劃（Floorplanning），其效率與表現優於傳統演算法。儘管該篇論文發表後曾引發內部吹哨者質疑並牽涉法律糾紛，但他依然維持其技術立場，認為以 AI 驅動晶片設計是未來的必然趨勢。
目前，包含國際主要 EDA 供應商及部分晶片業者，均已開始導入代理式 AI（Agentic AI）以提升設計效率。然而，製造端對技術限制亦抱持審慎態度。台積電共同營運長米玉傑日前即提醒，在研發先進製程與下一代技術時不應過度依賴 AI。他解釋，半導體底層開發涉及大量未知物理變數且欠缺歷史資料佐證，若現有製造設備與材料科學無法達到預期標準，純粹依賴 AI 工具仍舊無法打破既有的物理與技術極限。
Reference Link : technews.tw
