面對生成式 AI 帶動的運算需求，半導體產業正逐步從單一大型晶片，轉向由多個小晶片組成的異質整合架構。英特爾（Intel）於 2026 年 8 月 13 日公布其位於美國新墨西哥州 Rio Rancho 的先進封裝進展，聚焦 Foveros 3D 堆疊、EMIB 矽橋接，以及 2026 年開發的 EMIB-T 技術，藉此爭取 AI 晶片與資料中心市場。
英特爾表示，先進封裝能將不同設計或不同製程節點的小晶片整合到同一個封裝中，藉此突破單一晶片尺寸、光罩範圍與製程選擇的限制。公司目前在美國布局相關產能，也將先進封裝視為 Intel Foundry 擴大客戶合作的重要基礎。
Fab 9 從晶圓製造基地轉型先進封裝中心
英特爾新墨西哥州 Rio Rancho 的 Fab 9 廠區，過去曾在 1980 年代擔任 6 吋晶圓製造基地。Fab 9 先進封裝廠經理 Katie Prouty 表示，經過 40 多年的發展，該廠區如今已轉型為美國先進封裝的重要據點。
根據英特爾說法，廠區在 1980 年成立時只有 25 名員工，目前已擴大至 2,700 名員工，並與 500 家供應商合作。公司指出，Fab 9 的先進封裝技術已能將封裝尺寸擴大至目前業界標準的 8 倍，預計 2028 年進一步達到 12 倍以上，藉此拓展光罩極限（Reticle Limit）以外的設計空間。
這類大尺寸封裝並非將所有功能塞進單一晶片，而是把多個專用小晶片互連至同一個大型封裝中。英特爾表示，已有客戶因應這類技術需求與公司接觸，並認為相關能力有助於強化客戶對 Intel Foundry 的信任。
Foveros 3D：以垂直堆疊整合不同晶片
Foveros 是英特爾先進封裝布局中的 3D 堆疊技術，核心概念是將多個小晶片以垂直方式整合，形成單一高效能系統。Fab 9 首席工程師 Chris Seibert 以製作披薩作為比喻，說明晶片貼裝、加熱結合與封裝固定等流程。
在相關製程中，矽晶圓中介層可視為披薩餅皮，而不同功能的小晶片則像是需要精準放置的配料。晶片貼裝工具會把小晶片安裝到矽中介層上，之後送入專用加熱設備，使整體結構結合，再透過 FOUPs 晶圓傳送盒與天車系統轉移至其他設備。
完成晶片貼裝後，製程會在晶片下方及周圍填充環氧樹脂，以固定並強化整體結構，最後使用水冷刀片將晶圓切割成個別封裝。
英特爾指出，Foveros 的一項主要優勢，是能在同一個封裝中混合不同設計與不同製程節點的晶片。這種做法可讓高耗電電路採用更適合的製程節點，也能在筆記型電腦與邊緣運算裝置中，兼顧效能、功耗及產品尺寸。
EMIB 以局部矽橋連接並排晶片
相較於 Foveros 的垂直堆疊，EMIB（Embedded Multi-die Interconnect Bridge，嵌入式多晶片互連橋）主要用於水平方向的晶片互連。英特爾的做法不是使用覆蓋整個封裝的大型矽中介層，而是在基板中、需要連接的位置嵌入微型矽橋接器。
這些矽橋接器可在並排晶片之間提供高速訊號通道。英特爾表示，局部嵌入的設計有助於降低對大型矽中介層的依賴，並支援多個晶片協同運作，適合需要高運算密度與高速資料傳輸的資料中心 AI 產品。
EMIB-T 強化供電與 HBM 訊號路由
英特爾在 2026 年進一步推出 EMIB-T。公司表示，EMIB-T 在既有矽橋接器中加入專用通道，讓電力能更直接地傳送至晶片內部，減少傳統供電路徑的繞行。
英特爾宣稱，這項設計可提升整體電源效率，並改善高頻寬記憶體（HBM）所需的訊號路由。對 AI 加速器而言，封裝內晶片、記憶體與供電網路之間的整合，將直接影響可用頻寬、功耗管理及系統設計彈性。
英特爾進一步表示，Intel Foundry 能將不同來源的晶片整合至大型基板，並以 Foveros 3D、2.5D EMIB 及 EMIB-T 組合出更具彈性的封裝架構。這也是公司用來爭取次世代資料中心 AI 引擎訂單的主要技術訴求。
先進封裝成為 AI 晶片競爭的新戰場
隨著 AI 模型規模與資料中心運算需求增加，先進封裝的重要性已不再局限於製造後段，而是逐漸成為晶片架構設計的一環。透過小晶片異質整合，業者可以分別選擇不同製程節點，再以 2.5D 或 3D 方式組合，降低單一大型晶片設計所面臨的尺寸與製造限制。
英特爾此次展示的技術，反映其希望以美國本土先進封裝能力，搭配 Intel Foundry 的製造服務，切入 AI 加速器、HBM 整合與資料中心產品。不過，英特爾在此次說明中並未公布 EMIB-T 的實際效能提升幅度、量產客戶名單或具體成本數據，因此其商業影響仍須等待後續產品與客戶案例驗證。
